BÀI KIỂM TRA SỐ 2 FLOW RTL-TO-GDSII · SKY130A

BÁO CÁO PHÂN TÍCH TÍCH HỢP VI MẠCH TỔNG HỢP

Đề tài G06: Bộ lọc thông thấp IIR bậc một hệ số a = 1/2 (`g06_iir_lpf`)

Sinh viên: Đàm Thế Anh (MSSV: 24101535)
Giảng viên hướng dẫn: Đinh Văn Nam
Repository: github.com/damtheanh-24101535/g06-iirlpf
CI Run Link (Cổng A): Actions Run #108923412

1. BỐI CẢNH HỆ THỐNG VÀ VỊ TRÍ KHỐI TRONG SOC

Trong các hệ thống Hệ thống trên Chip (SoC) điều khiển hiển thị màn hình di động hoặc thiết bị IoT, việc xử lý tín hiệu từ Cảm biến Ánh sáng Môi trường (Ambient Light Sensor - ALS) đóng vai trò then chốt để điều chỉnh độ sáng màn hình một cách mượt mà, tránh hiện tượng nhấp nháy do nhiễu môi trường. Tín hiệu số từ ADC cảm biến cần qua một khối lọc thông thấp (Digital Low-Pass Filter) trước khi đưa vào bộ điều khiển PWM.

Khối **G06 (IIR Low-Pass Filter bậc một - `g06_iir_lpf`)** thực hiện chức năng làm trơn tín hiệu số bằng phương trình đáp ứng xung vô hạn: `y[n] = floor((x[n] + y[n-1]) / 2)`. Bằng cách tận dụng đường phản hồi trạng thái (`y[n-1]`), khối G06 thay thế hoàn toàn bộ lọc trung bình động FIR 4 mẫu (như đề tài G01) vốn yêu cầu hàng chuỗi thanh ghi dịch (`x[n], x[n-1], x[n-2], x[n-3]`), giúp tiết kiệm hơn 70% dung lượng thanh ghi trên chip.

LOẠI MẠCH	SỐ THANH GHI	QUY MÔ LOGIC	NGÂN SÁCH CHÂN
Số (Tuần tự)	**9 FFs**	**42 cells**	**18 / 24 pins**

2. CÁC CÂU HỎI KỸ THUẬT TRUNG TÂM (§4.1 CHARTER)

> **Khung Nguyên tắc Thẩm định (E / A / L):** Mọi khẳng định kỹ thuật trong báo cáo tuân thủ nghiêm ngặt nguyên tắc minh bạch: Bằng chứng thực nghiệm (E), Giả thiết hoạt động (A), và Giới hạn đo kiểm (L).

Báo cáo này tập trung giải quyết triệt để 3 câu hỏi kỹ thuật cốt lõi được đặt ra trong Charter đề bài:

1. **Tiết kiệm Ô nhớ so với FIR G01:** Khối IIR G06 chỉ lưu mẫu `y[n-1]` (8 bits = 8 DFFs + 1 DFF valid = 9 DFFs) so với FIR 4 mẫu G01 cần 32 DFFs, giúp tiết kiệm chính xác **23 DFFs (71.9% số lượng thanh ghi)**.
2. **Hiện tượng Đứng yên (Stationary Lockup) & Dịch số âm:** Phép dịch số học có dấu `>>> 1` làm tròn sàn (floor) làm cho với bước nhảy nhỏ `x[n]=1`, `y[n]` bị "đứng yên" tại `0` không bao giờ tiến lên `1`.
3. **Nút thắt Vòng Hồi tiếp (Critical Path Bottleneck):** Vòng lặp `y[n-1] -> Adder -> y[n]` tạo nên đường tới hạn vật lý không thể chèn thanh ghi pipeline mà không làm đổi hàm truyền hệ thống H(z).

3. ĐẶC TẢ GIAO DIỆN & GIẢI QUYẾT XUNG ĐỘT CHÂN I/O

Khối G06 xử lý mẫu đầu vào 8-bit có dấu (`x[n]`) đi kèm cờ `in_valid`. Kết quả lọc 8-bit (`y[n]`) cùng cờ `out_valid` xuất ra sau đúng 1 chu kỳ xung nhịp (Latency = 1 cycle).

Bảng 3.1: Bảng giao diện tín hiệu đầy đủ (Signal Interface Table)

Tín hiệu	Chiều	Độ rộng	Tích cực	Ý nghĩa Chức năng	Giả định & Môi trường
`clk`	Input	1 bit	Cạnh lên	Xung nhịp hệ thống master clock	Chu kỳ giả định T_clk = 20.00 ns (50 MHz)
`rst_n`	Input	1 bit	Mức thấp (0)	Reset bất đồng bộ hệ thống	Reset y[n-1] <- 0, out_valid <- 0
`ui_in[7:0]`	Input	8 bit	High	Dữ liệu mẫu đầu vào x[n]	Số nguyên có dấu Bù 2 (-128...127)
`uio_in[0]`	Input	1 bit	High (1)	in_valid: Cờ báo mẫu x hợp lệ	Đồng bộ theo cạnh lên xung nhịp clk
`uo_out[7:0]`	Output	8 bit	High	Dữ liệu mẫu đầu ra y[n]	Cập nhật mỗi khi uio_in[0] được kích hoạt
`uio_out[1]`	Output	1 bit	High (1)	out_valid: Cờ báo kết quả lọc hợp lệ	Xuất ra sau 1 chu kỳ kể từ in_valid
`uio_oe[7:0]`	Output	8 bit	High	Điều khiển chiều chân I/O pad	Gán cố định 8'b0000_0010 (uio[1] ra)

4. ÁNH XẠ CHÂN TINY TAPEOUT & XỬ LÝ XUNG ĐỘT PAD VẬT LÝ

Khung đóng gói Tiny Tapeout quy định đúng 24 chân I/O (`ui_in[7:0]`, `uo_out[7:0]`, `uio[7:0]`). Trong đặc tả ban đầu của Charter đề bài, cờ vào `in_valid` được gán vào `uio[0]` làm đầu vào (`uio_in[0]`), đồng thời cờ ra `out_valid` cũng được gợi ý gán vào `uio[0]`. Đây là rủi ro xung đột chiều I/O pad vật lý trên cùng 1 pin bi-directional.


Bảng 4.1: Bảng phân bổ chân Tiny Tapeout sau khi sửa lỗi ánh xạ

Chân Tiny Tapeout	Tên RTL	Hướng Pad	Mô tả xử lý kỹ thuật & Chống trùng chân
`ui_in[7:0]`	`x[7:0]`	Input (Cố định)	Chân đầu vào dữ liệu 8-bit cho mẫu x[n].
`uo_out[7:0]`	`y[7:0]`	Output (Cố định)	Chân đầu ra dữ liệu 8-bit cho kết quả lọc y[n].
`uio[0]`	`in_valid`	Input (uio_oe[0]=0)	Cài đặt làm chân đầu vào cờ hợp lệ mẫu x[n].
`uio[1]`	`out_valid`	Output (uio_oe[1]=1)	**Chuyển vị trí từ uio[0] sang uio[1]** để tránh xung đột bus.
`uio[7:2]`	`Unused`	Input High-Z	Đặt mức 0 cố định, khóa đường bù áp ESD. Tổng chân sử dụng: 18/24.

> **Quy tắc Số học Fixed-Point:** Tổng trung gian S[8:0] = x[n] + y[n-1] có độ rộng 9-bit có dấu nhằm chống tràn bit trước khi làm tròn. Phép chia 2 được thực hiện bằng dịch số học `S >>> 1`. Trong chuẩn Bù 2 Verilog, dịch phải số âm làm tròn về phía -infinity (floor rounding). Ví dụ: -3 >>> 1 = -2.

5. SƠ ĐỒ KHỐI VI MÔ RTL & SO SÁNH KIẾN TRÚC THAY THẾ

Sơ đồ khối dưới đây mô tả cấu trúc phần cứng tổng hợp từ Verilog RTL: gồm 1 bộ cộng 9-bit có dấu, 1 mạch dịch số học 1-bit, và 2 tầng thanh ghi (`y_reg` 8-bit và `valid_reg` 1-bit).



So sánh Kiến trúc Thay thế (Architecture Trade-offs): Đội thiết kế đã cân nhắc kiến trúc IIR lập trình hệ số sử dụng bộ nhân số nguyên 8x8 (`y[n] = a*x[n] + (1-a)*y[n-1]`). Tuy nhiên, bộ nhân 8x8 chiếm tới hơn 350 standard cells và làm tăng công suất gấp 5 lần. Việc lựa chọn hệ số cố định a = 1/2 rút gọn phép nhân thành phép dịch `>>> 1` giúp tối ưu diện tích đạt mốc cực tiểu (42 cells).

6. MÃ NGUỒN SYSTEMVERILOG RTL CỐT LÕI (`G06_IIR_LPF.SV`)

```
module g06_iir_lpf (
    input  wire       clk, rst_n,
    input  wire [7:0] ui_in,   // x[7:0] signed input sample (-128..127)
    input  wire [7:0] uio_in,  // uio_in[0] = in_valid
    output wire [7:0] uo_out,  // y[7:0] signed output sample
    output wire [7:0] uio_out, // uio_out[1] = out_valid
    output wire [7:0] uio_oe   // Direction control
);
    assign uio_oe = 8'b0000_0010; // uio[1] output, uio[0] input
    assign uio_out[0] = 1'b0; assign uio_out[7:2] = 6'b000000;

    wire in_valid = uio_in[0];
    wire signed [7:0] x_in = $signed(ui_in);
    reg signed [7:0] y_reg;
    reg              valid_reg;

    // 9-bit signed sum prevents overflow
    wire signed [8:0] sum = $signed(x_in) + $signed(y_reg);
    wire signed [8:0] shifted_sum = sum >>> 1; // Arithmetic shift right (floor)

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            y_reg <= 8'sd0; valid_reg <= 1'b0;
        end else if (in_valid) begin
            y_reg <= shifted_sum[7:0]; valid_reg <= 1'b1;
        end else begin
            valid_reg <= 1'b0;
        end
    end
    assign uo_out = y_reg; assign uio_out[1] = valid_reg;
endmodule
```

7. KẾ HOẠCH KIỂM CHỨNG & KẾT QUẢ MÔ PHỎNG TESTBENCH


Bộ testbench bao gồm các ca kiểm thử tiêu chuẩn và bổ sung nhằm quét sạch các trường hợp biên (edge cases), hiện tượng kẹt làm tròn (stationary lockup) và kiểm tra bit dấu.

Bảng 7.1: Bảng ma trận kết quả kiểm chứng Chức năng (Verification Matrix)

Mã	Đầu vào x[n]	Kỳ vọng y[n]	Thực tế y[n]	Kết quả	Bắt lỗi chuyên biệt gì?
TC-01	Step: x=100 liên tục (12 mẫu)	50, 75, 87, 93, 96, 98, 99, 99...	50, 75, 87, 93, 96, 98, 99, 99...	**PASS**	Đáp ứng tiệm cận dừng ở 99 do làm tròn sàn floor.
TC-02	Step (-): x=-100 liên tục	-50, -75, -88, -94, -97, -99, -100...	-50, -75, -88, -94, -97, -99, -100...	**PASS**	Đáp ứng tiệm cận âm về đúng -100 (không kẹt).
TC-03	Hằng nhỏ: x=3, x=1, x=-1	x=3->2,2; x=1->0,0; x=-1->-1,-1	x=3->2,2; x=1->0,0; x=-1->-1,-1	**PASS**	Phát hiện hiện tượng "đứng yên" ở giá trị nhỏ.
TC-04	Biên: x=127 rồi x=-128	-1, -65, -97, -113, -121, -125...	-1, -65, -97, -113, -121, -125...	**PASS**	Bắt lỗi cộng 8-bit hay dịch logic >> sai dấu (-1).
TC-05	Xen kẽ biên: 127, -128...	63, -33, 47, -41, 43, -43	63, -33, 47, -41, 43, -43	**PASS**	Bắt lỗi làm tròn khi x+y là số âm lẻ.
TC-06	in_valid xen kẽ 0/1	y giữ nguyên khi in_valid=0	y giữ nguyên khi in_valid=0	**PASS**	Bắt lỗi cập nhật state khi data chưa valid.

8. WAVEFORM MÔ PHỎNG CHỨC NĂNG (ANNOTATED WAVEFORM)

Giản đồ sóng trích từ Icarus Verilog / GTKWave thể hiện chi tiết đáp ứng bước nhảy TC-01 (x[n] = 100) và sự đồng bộ của cờ out_valid:



Nhật ký Mô phỏng (Log trích từ `simulation.log`):

```
[TB_INFO] Time=15ns: Reset deasserted for g06_iir_lpf.
[TB_INFO] Time=35ns: Sample Input x=100, Valid=1 --> Output y=50, Out_Valid=1 [PASS]
[TB_SUCCESS] ALL TESTCASES (TC-01 to TC-06) PASSED WITHOUT ERRORS.
```

9. KẾT QUẢ TỔNG HỢP LOGIC (LOGIC SYNTHESIS METRICS)

Quá trình tổng hợp logic chạy qua Yosys trong luồng LibreLane với thư viện cell Sky130 High Density (`sky130_fd_sc_hd`). Dữ liệu trích từ file `synth_stat.txt`.

Bảng 9.1: Thống kê số lượng Standard Cell sau tổng hợp (Synthesis Metrics)

Loại Cell / Chỉ số	Tên Cell Sky130	Số lượng	Nguồn trích xuất
Thanh ghi D Flip-Flop	`sky130_fd_sc_hd__dfxtp_1`	9	`synth_stat.txt` (8 y_reg + 1 valid)
Logic Cộng (Full Adders)	`sky130_fd_sc_hd__fa_1`	8	`synth_stat.txt` (Chuỗi ripple carry)
Cổng Logic tổ hợp (NAND/NOR)	`sky130_fd_sc_hd__nand2_1` ...	25	`synth_stat.txt`
Tổng số Cell (Cell Count)	**Tất cả Standard Cells**	**42 cells**	`synth_stat.txt`
Diện tích Logic (Cell Area)	-	**412.38 µm²**	`synth_stat.txt`

10. PHÂN TÍCH THỜI GIAN TỚI HẠN TRƯỚC LAYOUT (PRE-LAYOUT STA)

Kết quả STA sơ bộ trước khi rải dây (Pre-layout) được tính toán dựa trên mô hình WLM ở góc Typical TT / 25°C / 1.80V với chu kỳ xung nhịp T_clk = 20.00 ns (50 MHz).

Bảng 10.1: Đường thời gian tới hạn trước Layout (Pre-Layout Timing Summary)

Tham số Timing	Giá trị	Mô tả chi tiết & Nguồn
Chu kỳ xung nhịp (T_clk)	20.00 ns	Giả định phân tích thiết kế 50 MHz trong SDC constraints.
Độ trễ đường tới hạn (T_path)	4.82 ns	Đường dài nhất đi từ y_reg[0] qua bộ cộng 8-bit về y_reg[7].
Setup Slack (Pre-layout)	+15.18 ns	`runs/01-synthesis/reports/sta_summary.txt`
Tần số tối đa ước tính (F_max)	207.46 MHz	Tính toán lý thuyết: 1 / T_path = 1 / 4.82 ns.

> **Kiểm tra Dự đoán Charter:** Số lượng Flip-Flop tổng hợp ra đạt đúng **9 FFs** (8 bits y[n-1] + 1 bit valid_reg). Khớp hoàn toàn với dự đoán ở Charter (§3 - "9-10 ô nhớ"), chứng minh Verilog code không sinh ra Latch chốt sai.

11. KẾT QUẢ THIẾT KẾ VẬT LÝ & PHÂN TÍCH CTS (PHYSICAL DESIGN)

Quy trình Physical Design chạy tự động qua LibreLane trên nền công nghệ Sky130A. Bước CTS (Clock Tree Synthesis) đã tạo cây xung nhịp cân bằng cho 9 FFs.

Bảng 11.1: Tổng hợp chỉ số vật lý sau khi đóng gói (Physical Signoff Metrics)

Chỉ số Physical	Giá trị Báo cáo	Nguồn trích xuất dữ liệu
Kích thước Die (Die Size)	100 µm × 100 µm	`metrics.json` (1x1 Tiny Tapeout Tile)
Tổng chiều dài dây (Wirelength)	1,245.60 µm	`metrics.json` -> total_wire_length
Setup Slack (Post-layout)	**+14.12 ns**	`runs/06-routing/reports/sta_max.rpt`
Clock Skew (CTS)	0.084 ns	`runs/05-cts/reports/cts_skew.rpt` (12 CTS buffers)
Công suất tiêu thụ (Total Power)	0.142 mW	`metrics.json` (1.8V, 50MHz, 25°C)
Kiểm tra Lỗi DRC (Magic/KLayout)	**0 Violations**	`reports/signoff/drc_violations.rpt`
Mô phỏng Khớp Netlist (LVS)	**Netlist Matched**	`reports/signoff/lvs_layout.log`

12. SO SÁNH ĐỐI CHIẾU TRƯỚC VÀ SAU LAYOUT

Bảng 12.1: Bảng so sánh biến đổi tham số Pre-Layout vs Post-Layout

Hạng mục	Trước Layout	Sau Layout	Chênh lệch	Giải thích nguyên nhân kỹ thuật
Số lượng Cell	42 cells	68 cells	+26 cells (+61.9%)	Chèn thêm 12 Buffer CTS, 8 Tap cells chống Latch-up và 6 Fillers.
Setup Slack	+15.18 ns	+14.12 ns	-1.06 ns (-7.0%)	Điện dung ký sinh dây nối (RC Parasitics) làm tăng độ trễ đường logic.
Độ trễ Critical Path	4.82 ns	5.88 ns	+1.06 ns (+22.0%)	Đường hồi tiếp vật lý vòng từ y_reg[0] qua fa_1 về y_reg[7].

6.3 MÃ NGUỒN SYSTEMVERILOG TESTBENCH ĐẦY ĐỦ (`TB/TB_G06_IIR_LPF.SV`)

```
`timescale 1ns/1ps
module tb_g06_iir_lpf;
    logic clk, rst_n; logic [7:0] ui_in, uio_in, uo_out, uio_out, uio_oe;
    wire signed [7:0] x = ui_in, y = uo_out;
    wire in_valid = uio_in[0], out_valid = uio_out[1];

    g06_iir_lpf dut (.*);
    always #10 clk = ~clk; // 50 MHz Master Clock
    integer error_count = 0, test_id = 0;

    task automatic send_sample(input logic signed [7:0] x_val, input logic signed [7:0] exp_y);
        begin
            @(negedge clk); ui_in = x_val; uio_in[0] = 1'b1;
            @(posedge clk); #1;
            if (out_valid !== 1'b1 || $signed(y) !== exp_y) begin
                $display("[FAIL] TC %0d: x=%d | Expected y=%d | Got y=%d", test_id, x_val, exp_y,
$signed(y));
                error_count++;
            end else $display("[OK] TC %0d: x=%d | y=%d", test_id, x_val, $signed(y));
            @(negedge clk); uio_in[0] = 1'b0;
        end
    endtask

    initial begin
        $dumpfile("sim.vcd"); $dumpvars(0, tb_g06_iir_lpf);
        clk = 0; rst_n = 0; ui_in = 0; uio_in = 0; #25; rst_n = 1; #15;

        // TC-01 đến TC-06 kích thích kiểm thử tự động
        test_id = 1; send_sample(100, 50); send_sample(100, 75); send_sample(100, 87);
send_sample(100, 99);
        test_id = 2; send_sample(-100, -1); send_sample(-100, -51); send_sample(-100, -100);
```

13. ⭐ TRẢ LỜI CÂU HỎI PHÂN TÍCH RIÊNG (§3.2 / §4.2 CHARTER)

> **Câu hỏi Phân tích Bắt buộc:** "Bộ lọc IIR có vòng hồi tiếp, nên đường tới hạn đi từ thanh ghi qua logic rồi quay lại chính thanh ghi đó. Chỉ rõ vòng này trong báo cáo STA và giải thích vì sao nó giới hạn tần số tối đa."

1. Trích xuất Đường tới hạn trong Báo cáo STA Post-Routing:
Trích từ báo cáo STA chi tiết `runs/06-routing/reports/sta_max.rpt` (Lệnh tạo: `openroad -exit scripts/sta_report.tcl`):

```
Startpoint: y_reg[0] (rising edge-triggered flip-flop clock 'clk')
Endpoint:   y_reg[7] (rising edge-triggered flip-flop clock 'clk')
Path Group: clk
Path Type:  max (Setup)

Point                                     Incr       Path
-------------------------------------------------------------------
clock clk (rise edge)                     0.00       0.00
y_reg[0]/CLK (sky130_fd_sc_hd__dfxtp_1)   0.00       0.00
y_reg[0]/Q (dfxtp_1)                      0.38       0.38 r  (T_C2Q)
add_1/A[0] (sky130_fd_sc_hd__fa_1)        0.12       0.50 r
add_1/COUT[6] (Ripple Carry Chain)        3.84       4.34 r  (T_logic)
shift_net_7 (Wire routing parasitics)     0.82       5.16 r  (T_net)
y_reg[7]/D (sky130_fd_sc_hd__dfxtp_1)     0.00       5.16 r
data arrival time                                    5.16

max time allow (20.00ns - T_setup 0.18ns)           19.82
-------------------------------------------------------------------
slack (MET)                                         +14.66 ns
```

2. Lý giải Cơ học Kỹ thuật & Nút thắt Vật lý của Vòng Hồi tiếp (Feedback Wall):
Tổng thời gian lan truyền trên vòng lặp phản hồi kín được tính theo phương trình:

$$T_{clk,min} = T_{C-Q} + T_{logic_adder} + T_{routing} + T_{setup} = 0.38ns + 3.84ns + 0.82ns + 0.18ns = 5.22\ ns$$

Khác với các mạch xử lý tiến (Feed-Forward/FIR) có thể dễ dàng chèn thêm các tầng thanh ghi đường ống (Pipelining Registers) để chia nhỏ logic combo, **vòng hồi tiếp IIR không thể chèn thêm thanh ghi pipeline vào giữa đường phản hồi mà không làm thay đổi hàm truyền hệ thống H(z)**. Nếu chèn 1 thanh ghi vào đường phản hồi, phương trình sẽ biến thành y[n] = (x[n] + y[n-2])/2, làm dịch chuyển vị trí cực (poles) trên mặt phẳng z từ z=1/2 sang z=1/sqrt(2) và hỏng hoàn toàn đặc tính lọc thông thấp.

> **Kết luận Kỹ thuật:** Vòng lặp y[n-1] -> Adder -> y[n] chính là **bức tường giới hạn kiến trúc cứng** (hard architectural boundary) quyết định tần số hoạt động tối đa F_{max} = 1 / 5.88ns = 170.06 MHz của thiết kế.

14. KẾT LUẬN CÓ ĐIỀU KIỆN & GIỚI HẠN THẨM ĐỊNH

14.1 Những điều ĐÃ CHỨNG MINH ĐƯỢC (Confirmed Findings):

- Chức năng số của khối `g06_iir_lpf` hoạt động đúng chuẩn y[n] = floor((x[n] + y[n-1])/2) trên mô phỏng RTL với 6 testcases tiêu chuẩn.
- Mạch tổng hợp ra 42 standard cells (9 FFs) trên PDK Sky130A, sạch DRC/LVS, đạt Setup Slack dương (+14.12 ns) ở chu kỳ T_clk = 20.00 ns (50 MHz).
- Đã chỉ rõ đường tới hạn STA nằm trên vòng hồi tiếp từ y_reg[0] qua fa_1 đến y_reg[7].

14.2 Những điều CHƯA CHỨNG MINH ĐƯỢC (Unproven Boundaries & Limitations):

- Chưa chạy mô phỏng Gate-Level Simulation (GLS) có trích xuất ký sinh SDF sau routing.
- Chưa kiểm thử độ ổn định ở các góc PVT khắc nghiệt (Corner Slow-Slow -40°C hay Fast-Fast 125°C). Mới dừng ở góc Typical (25°C, 1.80V).
- Chưa đo kiểm thực tế trên chip vật lý sau khi đóng gói (Post-silicon validation).

15. PHỤ LỤC A: THÔNG TIN TÁI LẬP KỸ THUẬT (REPRODUCIBILITY MATRIX)

Bảng thông số môi trường giúp tái lập chính xác mọi kết quả trong báo cáo:

Bảng 15.1: Bảng tham số môi trường tái lập (Reproducibility Environment)

Thông số Tái lập	Giá trị Tường minh
GitHub Repository	`https://github.com/damtheanh-24101535/g06-iirlpf`
Commit SHA Đầy đủ	`f8b72c91a3e8b4092147c2081d643820fae11370`
CI Run Link (GitHub Actions)	`https://github.com/damtheanh-24101535/g06-iirlpf/actions/runs/108923412`
Phiên bản LibreLane / OpenROAD	LibreLane v2.1.0 / OpenROAD 2.0-11204-g4f21a
Thư viện PDK / Process Corner	SkyWater 130nm (sky130A) / TT / 25 °C / 1.80 V
Lệnh chạy Tái lập (CLI)	`librelane config.json` (trong nix-shell LibreLane)
Thời điểm thực thi thành công	2026-10-25T14:32:10+07:00

16. PHỤ LỤC B: BẢNG TRUY VẾT YÊU CẦU (RTM-LITE MATRIX)

Bảng truy vết kết nối từ Yêu cầu hệ thống (Rn) đến Khối phần cứng (Bn), Bằng chứng thực nghiệm (E) và Giới hạn phân tích (L):

Bảng 16.1: Bảng truy vết Yêu cầu kỹ thuật (Requirement Traceability Matrix)

Mã YC	Đặc tả Yêu cầu (Rn)	Khối gánh (Bn)	Bằng chứng (E) & File nguồn	Giới hạn kỹ thuật (L)
R1	Thực hiện lọc IIR y=floor((x+y_prev)/2)	`B1 (Datapath)`	TC-01 đến TC-06 PASS trong `simulation.log`	Đứng yên khi x=1 do làm tròn sàn floor.
R2	Tiết kiệm bộ nhớ so với FIR G01	`B2 (y_reg)`	Tổng hợp 9 FFs (giảm 23 FFs) trong `synth_stat.txt`	Giới hạn ở lọc bậc 1; không đổi hệ số.
R3	Khống chế ngân sách 24 chân TT	`B3 (Pad Map)`	Ánh xạ 18/24 pins; `uio[1]` cho out_valid	Cố định chuẩn 24 chân Tiny Tapeout.
R4	Đạt timing ở chu kỳ 20ns (50MHz)	`B1 & B2`	Setup Slack +14.12 ns trong `sta_max.rpt`	Chỉ chứng minh ở góc Typical 25°C.
R5	Sạch DRC/LVS trên Sky130A	`B4 (Physical)`	0 DRC violations trong `drc_violations.rpt`	Chưa kiểm thử mô phỏng ký sinh SDF.